Procedimiento heurístico aplicado al paralelismo neuroglial en computación

  1. Pazos, A.
Supervised by:
  1. Juan Pazos Sierra Director

Defence university: Universidad Politécnica de Madrid

Year of defence: 1990

Committee:
  1. Juan Bautista Castellanos Peñuela Chair
  2. José Luis Maté Hernández Secretary
  3. Antonio Insua Negrao Committee member
  4. María Teresa Riera Madurell Committee member
  5. José Luis Morant Ramón Committee member

Type: Thesis

Teseo: 28028 DIALNET

Abstract

SE EXPONEN EN ESTE TRABAJO LAS BASES NEUROLOGICAS Y CIBERNETICO-INFORMATICAS SOBRE LAS QUE SE APOYA, A CONTINUACION SE DEFINEN LOS MODELOS Y LOS ELEMENTOS QUE SE VAN A UTILIZAR, PARA FINALMENTE PLANTEARSE LAS HIPOTESIS QUE SURGEN DEL ESTUDIO DE DICHOS ELEMENTOS Y MODELOS. POSTERIORMENTE SE PROPONEN LOS METODOS DE TRABAJO PARA SOLUCIONAR DICHAS HIPOTESIS, PARA LLEGAR FINALMENTE A LA TESIS PROPUESTA Y A UNAS CONCLUSIONES ADICIONALES. COMO TESIS SE PROPONE QUE ES NECESARIA UNA ESTRUCTURA MULTICAPA PARA SUPERAR LAS INCONSISTENCIAS QUE SURGEN EN LA EMULACION DEL SISTEMA NERVIOSO AL UTILIZAR LAS LEYES DE ENTRADA-SALIDA, Y COMO CONCLUSIONES ADICIONALES LA COLABORACION DE DIVERSAS AREAS DE LA CIENCIA, LA NECESIDAD DE MECANISMOS HEURISTICOS PARA RESOLVER PROBLEMAS DE INCOMPATIBILIDAD, LA PARTICIPACION DEL SISTEMA GLIAL EN LOS PROCESOS DE PROCESAMIENTO Y MEMORIA CEREBRAL.